Augmenter le nombre de transistors sans réduire la taille des nœuds
Face à la complexité et au coût croissant de la fabrication de puces toujours plus fines, les ingénieurs en semi-conducteurs recherchent de nouvelles méthodes pour intégrer toujours plus de transistors dans les processeurs et les cartes graphiques. Un projet de recherche récent mené par le MIT, l'Université de Waterloo et Samsung Electronics propose une approche radicalement différente. Au lieu de miniaturiser davantage les composants, les chercheurs ajoutent une nouvelle couche de commutateurs microscopiques à l'arrière d'une puce déjà fabriquée.
Cette idée est étroitement liée à l'empilement de puces, que l'on retrouve dans les mémoires flash NAND 3D modernes ou les architectures de cache empilées. Ici, l'objectif est d'ajouter directement des couches de transistors et de mémoire supplémentaires à l'arrière de la puce. Si cette technique se développe, elle pourrait permettre des gains considérables en densité de transistors et des processeurs plus puissants pour les PC de jeu et le calcul haute performance, sans nécessiter la prochaine génération de gravures ultra-minces.
Pour comprendre l'importance de ce phénomène, il est utile d'examiner brièvement la fabrication d'une puce moderne. Les puces CMOS traditionnelles sont fabriquées par dépôt et gravure successifs de couches de matériaux sur une plaquette de silicium ultra-pur. La partie inférieure, souvent appelée « front-end », abrite les transistors. Ce sont ces minuscules commutateurs qui assurent le traitement logique et des données.
Au-dessus se trouve la partie arrière, un enchevêtrement complexe de couches métalliques et isolantes qui achemine l'alimentation et les signaux à travers la puce. C'est par cette partie arrière que l'électricité et les données parviennent à tous les transistors de la partie avant, leur permettant ainsi de fonctionner ensemble comme un processeur ou un processeur graphique.
Installer des transistors là où il n'y avait que des fils électriques auparavant
En théorie, on pourrait superposer plusieurs couches de transistors pour augmenter la densité. Le problème, c'est la chaleur. Les matériaux et les procédés utilisés pour les transistors traditionnels nécessitent des températures élevées, et si l'on tente de construire une deuxième couche après la première, on risque d'endommager la couche sous-jacente.
L'équipe du MIT a inversé l'approche habituelle. Au lieu de tenter de placer une seconde couche de transistors directement au-dessus de la partie avant en utilisant les mêmes procédés à chaud, ils ont intégré de nouveaux transistors dans la partie arrière, là où l'on ne trouve normalement que des fils et des isolants.
La clé résidait dans la recherche de matériaux pouvant être traités à des températures beaucoup plus basses. Les chercheurs ont utilisé une couche très fine d'oxyde d'indium amorphe, d'à peine 2 nanomètres d'épaisseur, pour créer des transistors supplémentaires à l'arrière. Ce matériau, pouvant être déposé à des températures inférieures à celles des matériaux classiques pour transistors, n'endommage pas les circuits imprimés fragiles déjà présents à l'avant.
Ils ont également expérimenté l'utilisation d'oxyde de zirconium-hafnium ferroélectrique dans cette même zone arrière. Ce matériau peut servir de base aux cellules de mémoire, ce qui signifie qu'il est possible non seulement d'ajouter des éléments logiques supplémentaires, comme des commutateurs additionnels, mais aussi d'intégrer potentiellement de nouveaux types de mémoire sur puce.
Il en résulte une structure prototype où la partie arrière assure bien plus que la simple distribution de l'alimentation et des signaux. Elle intègre désormais des dispositifs actifs supplémentaires qui augmentent le nombre total de transistors sans réduire la finesse de gravure.
Pourquoi c'est important pour les futurs processeurs, cartes graphiques et jeux vidéo
Pour les joueurs et les passionnés d'informatique, un plus grand nombre de transistors signifie généralement de meilleures performances ou plus de fonctionnalités. Un nombre plus élevé de transistors permet :
- Plus de cœurs et de threads pour un meilleur multitâche et des moteurs de jeu modernes
- Des matrices de shaders GPU plus grandes et plus intelligentes pour des fréquences d'images plus élevées et un meilleur rendu des rayons.
- Des caches plus importants et une mémoire embarquée accrue pour une latence réduite et des performances plus fluides.
- Des blocs matériels plus dédiés à la mise à l'échelle, à l'encodage et à la simulation physique de l'IA.
Traditionnellement, la loi de Moore permettait cette miniaturisation grâce à la réduction de la taille des transistors, passant par exemple de 14 nanomètres à 10 nanomètres, puis à 7 nanomètres et au-delà. Cependant, chaque nouvelle étape s'est avérée considérablement plus coûteuse et complexe sur le plan technique. À un certain point, la simple réduction de la taille des transistors devient plus difficile, plus lente et moins rentable.
C’est pourquoi des recherches comme celle-ci sont importantes. Si les ingénieurs parviennent à superposer les transistors à l’arrière, et à combiner cela avec d’autres techniques telles que l’empilement vertical de transistors et l’empilement 3D avancé de puces, la limite de densité des transistors pourra être largement dépassée, au-delà des possibilités offertes par la simple réduction de la taille des nœuds.
Imaginez un futur processeur ou une carte graphique de jeu utilisant une combinaison de :
- Logique frontale traditionnelle sur un processus de pointe
- Des transistors supplémentaires à l'arrière ajoutent des couches logiques ou de mémoire spécialisées.
- Puces cache empilées ou chiplets de calcul supplémentaires par-dessus grâce à un packaging 3D
L'ensemble de ces méthodes pourrait considérablement augmenter le nombre d'unités fonctionnelles et la capacité du cache sans nécessiter un nœud de base incroyablement petit. Il en résulterait des temps d'affichage plus rapides, des résolutions plus élevées avec des effets exigeants comme le ray tracing, et de meilleures fonctionnalités assistées par l'IA, telles que la mise à l'échelle de type DLSS ou une physique avancée.
Il y a un hic. Les travaux actuels sont au stade de la recherche. L'équipe a démontré sa capacité à concevoir ces structures de transistors et de mémoire pour la partie arrière et à les faire coexister avec la partie avant sans la perturber. Cependant, la transformation de ces structures en processeurs et processeurs graphiques commerciaux complets, dotés d'architectures complexes et destinés à des milliards d'appareils, nécessitera encore de nombreuses années de développement et de perfectionnement.
Néanmoins, la tendance est encourageante. La loi de Moore peut sembler fragile si l'on ne considère que la miniaturisation traditionnelle, mais en tenant compte des nouvelles architectures, de l'empilement 3D et désormais des couches de transistors supplémentaires, il reste une marge de progression considérable pour améliorer la densité et les performances. Pour les passionnés de matériel informatique et les joueurs, cela signifie que de nombreuses générations de puces plus puissantes sont à venir.
La prochaine fois que vous verrez des gros titres annonçant la fin de la loi de Moore, pensez à des travaux comme celui-ci. Les ingénieurs ne se battent pas seulement pour des transistors plus petits. Ils réinventent comment et où les transistors peuvent être intégrés dans une puce. L'avenir des processeurs et des cartes graphiques ne réside peut-être pas uniquement dans la miniaturisation, mais aussi dans l'optimisation verticale et l'exploitation maximale de chaque couche de silicium.
Article et image originaux : https://www.pcgamer.com/hardware/mit-electronics-researchers-develop-a-new-way-to-fabricate-transistors-on-the-backend-of-finished-dies-to-keep-pushing-the-limit-of-chip-densities-ever-higher/
